IBM hat eine Kooperation mit der Firma Nutanix angekündigt, die Software für Hyperkonvergente Server programmiert (Hyperconverged Infrastructure, HCI). Ziel sind HCI-Systeme mit Power-Prozessoren, die Rechenleistung und Storage vereinen und sich besonders leicht verwalten und erweitern lassen. Als potenzielle Anwendungen für solche Scale-out-Systeme nennt IBM Datenbanken und KI. (ciw@ct.de)

In der zweiten Jahreshälfte sollen die ersten Server mit dem IBM-Prozessor Power9 und PCIe-4.0-Steckplätzen erscheinen. IBM hat an Prototypen bereits erfolgreich PCIe-4.0-Transfers getestet, und zwar mit dem Xilinx-FPGA Kintex UltraScale+ auf einer PCIe-Karte für Entwickler.

IBM kommt mit PCI Express 4.0 Intel zuvor, denn eigentlich treibt Intel die PCI-Express-Spezifikationen voran. Intel hatte auf der letzten IDF-Konferenz 2016 auch eine 100-GBit-Ethernet-Adapterkarte mit PCIe 4.0 vorgeführt, nämlich die Mellanox ConnectX 5. Doch die bald erwarteten Skylake-SP-Xeons unterstützen wohl nur PCIe 3.0 mit 8 Gigatransfers pro Sekunde; damit lassen sich dank 128-132-Bit-Codierung im Idealfall rund 0,97 GByte/s pro Lane übertragen. PCIe 4.0 verdoppelt die Transferrate auf 16 GT/s; ein Power9 hat 48 PCIe-Lanes.

Dieselben Lanes lassen sich auch für Cache-kohärente Kommunikation per CAPI 2.0 nutzen. Der Power9 hat zudem noch 48 BlueLink-Lanes mit 25 GT/s: Sie sind für OpenCAPI 3.0 und NVLink 2.0 gedacht, also etwa für Nvidia-Tesla-Beschleuniger. (ciw@ct.de)

Der unter dem Codenamen Naples entwickelte Serverprozessor soll als AMD Epyc verkauft werden; die Marke „Opteron“ gibt AMD also auf. Epyc hat bis zu 32 Kerne (64 Threads) und acht DDR4-Speicherkanäle und ist für Server mit ein oder zwei Fassungen vorgesehen. Damit erreicht AMD potenziell 91 Prozent des Servermarkts.

Die Systeme stellen jeweils bis zu 128 PCIe-Lanes für I/O-Karten und Rechenbeschleuniger bereit. Mit seinen vielen Kernen und großem, schnellen RAM soll Epyc den bisher dominierenden Intel-Xeons das Wasser abgraben – dank „epic Performance“.

AMD hat auch eine Roadmap bis 2020 veröffentlicht: Nach Naples, den Globalfoundries mit 14-nm-FinFETs fertigt, kommt der 7-nm-Chip Rome; hier sind nach Spekulationen bis zu 48 Kerne vorgesehen. 2020 soll dann Milan mit „7 nm+“ kommen. (ciw@ct.de)