Aktuell | Embedded Systems | c't

EU-Prozessor-Testchip

Die European Processor Initiative (EPI) hat einen ersten Chip-Prototyp fertig: Den EPAC1.0 mit sieben Beschleunigern.

Der EPAC1.0-Testchip der European Processor Initiative enthält sieben Rechenbeschleuniger sowie SERDES-Einheiten für ein Network-on-Chip.

Bild: EPI

Im Rahmen der European Processor Initiative (EPI) kooperieren zahlreiche Institute und Firmen bei der Entwicklung „hiesiger“ Prozessortechnik. Ein erster Meilenstein ist der von GF (ehemals Globalfoundries) mit 22-Nanometer-Technik gefertigte EPAC1.0. EPAC steht für das Teilprojekt European Processor Accelerator, dessen Kooperationspartner mehrere unterschiedliche Rechenbeschleuniger entwickeln. Sie sollen später als zusätzliche „Kacheln“ (Tiles) in andere Prozessoren eingebaut werden. Im EPAC1.0 stecken insgesamt sieben Tiles aus drei unterschiedlichen Beschleunigern. Vier sind Vektorprozessoren (VPU) mit RISC-V-Kernen, zwei weitere belegt der Stencil and Tensor Accelerator (STX) und eine der Variable Precision Processor (VRP). SERDES-Einheiten verknüpfen die Tiles mit anderen Funktionsblöcken über ein Network-on-Chip (NoC).

Laut EPI ließen sich die ersten EPAC1.0-Chips bereits erfolgreich in Betrieb nehmen. Gefertigt werden sie im GF-Prozess „22FDX“ auf Fully-Depleted-Silicon-on-Insulator-(FD-SOI-)Wafern, die ebenfalls aus Europa kommen (Soitec). Als nächster Schritt ist die Fertigung mit 12-Nanometer-Strukturen geplant.